

Mestrado em Informática & Curso de Especialização em Informática


2003/04

A.J.Proen a


Tema**Revisitando os Sistemas de Computa o (4)****Optimiza o do desempenho (no CPU)**

- com introdu o de **paralelismo**
 - ao n vel do processo (sistemas paralelos/distribu dos)
 - ao n vel da instru o (*Instruction Level Parallelism*)
 - s o nos dados (processadores vectoriais)
 - paralelismo desfasado (*pipeline*)
 - paralelismo "real" (superescalar)
- » **an lise de processadores da Intel**
- no acesso ´a mem ria
 - paralelismo desfasado (*interleaving*)
 - paralelismo "real" (maior largura do bus)


Paralelismo no processador Exemplo 1

Exemplo de pipeline

Paralelismo no processador Exemplo 2


Exemplo de superescalaridade (n vel 2)

A introdução de cache na arquitectura Intel P6




Nota: "Intel P6" é a designação comum da microarquitetura de PentiumPro, Pentium II e Pentium III

A arquitectura interna dos processadores Intel P6 (1)




Algumas potencialidades do Intel P6 (1)



Algumas potencialidades do Intel P6 (2)


- Execução paralela de várias instruções
 - 2 integer (1 pode ser branch)
 - 1 FP Add
 - 1 FP Multiply ou Divide
 - 1 load
 - 1 store
 - Algumas instruções requerem > 1 ciclo, mas podem ser encadeadas
- | Instrução | Latência | Ciclos/Emissão |
|-----------------------------|----------|----------------|
| - Load / Store | 3 | 1 |
| - Integer Multiply | 4 | 1 |
| - Integer Divide | 36 | 36 |
| - Double/Single FP Multiply | 5 | 2 |
| - Double/Single FP Add | 3 | 1 |
| - Double/Single FP Divide | 38 | 38 |



A unidade de controlo de instruções do Intel P6

Papel da ICU:


- Lê instruções da *InstCache*
 - baseado no IP + previsão de saltos
 - antecipa dinamicamente (por h/w) se salta/não_salta e (possível) endereço de salto
- Traduz instruções em *Operações*
 - Operações: designação da Intel para instruções tipo-RISC
 - instrução típica requer 1–3 operações
- Converte referências a Registos em *Tags*
 - Tags: identificador abstrato que liga o resultado de uma operação com operandos-fonte de operações futuras



AJProença, Arquitectura de Computadores, MICEI, UMinho, 2003/04

9

Algumas limitações do pipeline: dependências de dados e saltos condicionais



```
incl %edx
cmpb %esi,%edx
jl .L24
```

Ver exemplo nos slides seguintes...

AJProença, Arquitectura de Computadores, MICEI, UMinho, 2003/04

10

Conversão de instruções com registos para operações com tags

Versão de *combine4*

- tipo de dados: *inteiro* ; operação: *multiplicação*


```
.L24:          # Loop:
imull (%eax,%edx,4),%ecx # t *= data[i]
incl %edx           # i++
cmpb %esi,%edx     # i:length
jl    .L24           # if < goto Loop
```

Tradução da 1ª iteração

```
.L24:
imull (%eax,%edx,4),%ecx
incl %edx
cmpb %esi,%edx
jl    .L24
```

```
load (%eax,%edx.0,4) → t.1
imull t.1, %ecx.0   → %ecx.1
incl %edx.0          → %edx.1
cmpb %esi, %edx.1   → cc.1
jl    -taken cc.1
```

Análise visual da execução de instruções no P6: 1 iteração do ciclo de produtos em *combine*



```
load (%eax,%edx.0,4) → t.1
imull t.1, %ecx.0   → %ecx.1
incl %edx.0          → %edx.1
cmpb %esi, %edx.1   → cc.1
jl    -taken cc.1
```

Operações

- a posição vertical dá uma indicação do tempo em que é executada
 - uma operação não pode iniciar-se sem os seus operandos
- a altura traduz a latência

Operandos

- os arcos apenas são representados para os operandos que são usados no contexto da execution unit


AJProença, Arquitectura de Computadores, MICEI, UMinho, 2003/04

11

AJProença, Arquitectura de Computadores, MICEI, UMinho, 2003/04

12

Análise visual da execução de instruções no P6: 3 iterações do ciclo de produtos em combine



- Análise com recursos ilimitados

- execução paralela e encadeada de operações na EU
- execução *out-of-order* e especulativa


- Desempenho

- factor limitativo: latência da multipl. de inteiros
- CPE: 4.0

AJProença, Arquitectura de Computadores, MICEI, UMinho, 2003/04

13

Análise visual da execução de instruções no P6: 4 iterações do ciclo de somas em combine



- Análise com recursos ilimitados


- Desempenho

- pode começar uma nova iteração em cada ciclo de *clock*
- valor teórico de CPE: 1.0
- requer a execução de 4 operações c/ inteiros em paralelo

AJProença, Arquitectura de Computadores, MICEI, UMinho, 2003/04

14

As iterações do ciclo de somas: análise com recursos limitados



- apenas 2 unid funcionais de inteiros
- algumas operações têm de ser atrasadas, mesmo existindo operandos
- prioridade: ordem de exec do programa

- Desempenho

- CPE expectável: 2.0

AJProença, Arquitectura de Computadores, MICEI, UMinho, 2003/04

15

Técnicas de optimização dependentes da máquina: loop unroll (1)

```
void combine5(vec_ptr v, int *dest)
{
    int length = vec_length(v);
    int limit = length-2;
    int *data = get_vec_start(v);
    int sum = 0;
    int i;
    /* junta 3 elem's no mesmo ciclo */
    for (i = 0; i < limit; i+=3) {
        sum += data[i] + data[i+1]
            + data[i+2];
    }
    /* completa os restantes elem's */
    for (; i < length; i++) {
        sum += data[i];
    }
    *dest = sum;
}
```

Optimização 4:

- juntar várias (3) iterações num simples ciclo
- amortiza *overhead* dos ciclos em várias iterações
- termina extras no fim
- CPE: 1.33

AJProença, Arquitectura de Computadores, MICEI, UMinho, 2003/04

16

Técnicas de optimização dependentes da máquina: loop unroll (2)




- loads podem encadear, uma vez que não há dependências
- apenas um conjunto de instruções de controlo de ciclo

```

load (%eax,%edx.0,4)    → t.1a
iaddl t.1a, %ecx.0c      → %ecx.1a
load 4(%eax,%edx.0,4)   → t.1b
iaddl t.1b, %ecx.1a      → %ecx.1b
load 8(%eax,%edx.0,4)   → t.1c
iaddl t.1c, %ecx.1b      → %ecx.1c
iaddl $3,%edx.0          → %edx.1
cmp1 %esi, %edx.1         cc.1
jl-taken cc.1


```



AJProença, Arquitectura de Computadores, MICEI, UMinho, 2003/04

17

Técnicas de optimização dependentes da máquina: loop unroll (3)



- Desempenho estimado
 - pode completar iteração em 3 ciclos
 - deveria dar CPE de 1.0
- Desempenho medido
 - CPE: 1.33
 - 1 iteração em cada 4 ciclos

AJProença, Arquitectura de Computadores, MICEI, UMinho, 2003/04

18

Técnicas de optimização dependentes da máquina: loop unroll (4)



Valor do CPE para várias situações de *loop unroll*:


Grau de Unroll	1	2	3	4	8	16
Inteiro Soma	2.00	1.50	1.33	1.50	1.25	1.06
Inteiro Produto				4.00		
fp Soma				3.00		
fp Produto				5.00		

- apenas melhora nas somas de inteiros
 - restantes casos há restrições com a latência da unidade
- efeito não é linear com o grau de *unroll*
 - há efeitos sutis que determinam a atribuição exacta das operações

AJProença, Arquitectura de Computadores, MICEI, UMinho, 2003/04

19

Técnicas de optimização dependentes da máquina: computação sequencial versus ...




AJProença, Arquitectura de Computadores, MICEI, UMinho, 2003/04

20



Computação sequencial ... versus paralela!



... versus paralela!

Optimização 5:



- acumular em 2 produtos diferentes
 - pode ser feito em paralelo, se OP fôr associativa!
 - juntar no fim
- Desempenho
- CPE: 2.0
 - melhoria de 2x

```
void combine6(vec_ptr v, int *dest)
{
    int length = vec_length(v);
    int limit = length-1;
    int *data = get_vec_start(v);
    int x0 = 1;
    int x1 = 1;
    int i;
    /* junta 2 elem's de cada vez */
    for (i = 0; i < limit; i+=2) {
        x0 *= data[i];
        x1 *= data[i+1];
    }
    /* completa os restantes elem's */
    for (; i < length; i++) {
        x0 *= data[i];
    }
    *dest = x0 * x1;
}
```



- os dois produtos no interior do ciclo não dependem um do outro...
- e é possível encadeá-los
- *iteration splitting*, na literatura

```
load (%eax,%edx.0,4)    → t.1a
imull t.1a, %ecx.0       → %ecx.1
load 4(%eax,%edx.0,4)   → t.1b
imull t.1b, %ebx.0       → %ebx.1
iaddl $2,%edx.0          → %edx.1
cmpl %esi, %edx.1        → cc.1
jl-taken cc.1
```



Método	Inteiro		Real (precisão simples)	
	+	*	+	*
<i>Abstract -g</i>	42.06	41.86	41.44	160.00
<i>Abstract -O2</i>	31.25	33.25	31.25	143.00
<i>Move vec_length</i>	20.66	21.25	21.15	135.00
Acesso aos dados	6.00	9.00	8.00	117.00
Acum. em temp	2.00	4.00	3.00	5.00
<i>Unroll 4x</i>	1.50	4.00	3.00	5.00
<i>Unroll 16x</i>	1.06	4.00	3.00	5.00
<i>Unroll 2x, paral. 2x</i>	1.50	2.00	2.00	2.50
<i>Unroll 4x, paral. 4x</i>	1.50	2.00	1.50	2.50
<i>Unroll 8x, paral. 4x</i>	1.25	1.25	1.50	2.00
Optimização Teórica	1.00	1.00	1.00	2.00
Pior : Melhor	39.7	33.5	27.6	80.0

- Precisa de muitos registos!
 - para guardar somas/produtos
 - apenas 6 registos (p/ inteiros) disponíveis no IA32
 - tb usados como apontadores, controlo de ciclos, ...
 - 8 registos de fp
 - quando os registos são insuficientes, temp's vão para a *stack*
 - elimina ganhos de desempenho (ver assembly em produto inteiro com *unroll 8x* e paralelismo 8x)
 - re-nomeação de registos não chega
 - não é possível referenciar mais operandos que aqueles que o *instruction set* permite
 - ... principal inconveniente do *instruction set* do IA32
- Operações a paralelizar têm de ser associativas
 - a soma e multipl de fp num computador não é associativa!
 - $(3.14+1e20)-1e20$ nem sempre é igual a $3.14+(1e20-1e20)...$


Limitações do paralelismo: a insuficiência de registos


• *combine*

- produto de inteiros
- unroll 8x* e paralelismo 8x
- 7 variáveis locais partilham 1 registo (%edi)
 - observar os acessos à *stack*
 - melhoria desempenho é comprometida...
 - register spilling* na literatura

```
.L165:
    imull (%eax), %ecx
    movl -4(%ebp), %edi
    imull 4(%eax), %edi
    movl %edi, -4(%ebp)
    movl -8(%ebp), %edi
    imull 8(%eax), %edi
    movl %edi, -8(%ebp)
    movl -12(%ebp), %edi
    imull 12(%eax), %edi
    movl %edi, -12(%ebp)
    movl -16(%ebp), %edi
    imull 16(%eax), %edi
    movl %edi, -16(%ebp)
...
    addl $32,%eax
    addl $8,%edx
    cmpl -32(%ebp), %edx
    jl .L165
```

A arquitectura interna dos processadores Pentium 4






AJProença, Arquitectura de Computadores, MICEI, UMinho, 2003/04

2

Níveis de pipeline em 3 gerações de Pentium


- Intel® Pentium® 4 processor doubles the pipeline depth to 20 stages
 - Significantly increases processor performance and frequency capability



AJProença, Arquitectura de Computadores, MICEI, UMinho, 2003/04

3


Percorso crítico no pipeline de instruções: o P6 e o Pentium 4



AJProença, Arquitectura de Computadores, MICEI, UMinho, 2003/04

30


O pipeline no Pentium 4: níveis 1-5



AJProença, Arquitectura de Computadores, MICEI, UMinho, 2003/04

32


*O pipeline no Pentium 4:
níveis 6-12*



AJProen a, Arquitectura de Computadores, MICEI, UMinho, 2003/04

33


*O pipeline no Pentium 4:
níveis 13-17*



AJProen a, Arquitectura de Computadores, MICEI, UMinho, 2003/04

34

*O pipeline no Pentium 4:
níveis 18-20*



AJProen a, Arquitectura de Computadores, MICEI, UMinho, 2003/04

35